Verilog HDLで学ぶコンピュータアーキテクチャ
書誌情報:Verilog HDLで学ぶコンピュータアーキテクチャ
Verilog HDL デ マナブ コンピュータ アーキテクチャ
浅川毅, 四柳浩之, 土屋秀和共著
東京 : コロナ社 , 2024.2
vi, 191p : 挿図 ; 21cm
 WebCatPlus を見る
CiNii Books を見る


  


所蔵一覧
巻号予約人数所在請求記号資料ID状態貸出区分備考 
1 0中央２階
  • 548.2
  • A 84
  •  
01028122 利用可
一般 

選択行を：  

書誌詳細
刊年2024
形態vi, 191p : 挿図 ; 21cm
別書名Computer architecture with Verilog HDL
注記引用・参考文献: p[188]
出版国日本
標題言語日本語
本文言語日本語
著者情報浅川, 毅 (アサカワ, タケシ)
四柳, 浩之 (1970-) (ヨツヤナギ, ヒロユキ)
土屋, 秀和 (ツチヤ, ヒデカズ)
分類NDC9:548.2
NDC10:548.2
ISBN9784339029406
件名BSH:コンピュータ
NCIDBD05575752
番号OTHN : TRC:24003777

WebCatPlus を見る    CiNii Books を見る
▲ページトップへ